SD3589C(D)V100芯片

硬件设计用户指南

文档版本　1.0.0

发布日期　2024-10-11

前 言

概述

本文档主要介绍SD3589C(D)V100解决方案的硬件原理图设计、PCB设计、单板热设计建议等,并提供SD3589C(D)V100解决方案的硬件设计方法参考。

版本说明

与本文档相对应的产品版本如下。

产品名称	产品版本
SD3589C	V100
SD3589D	V100

用户

本文档主要适用于以下工程师：

- ✧ 技术支持工程师
- ✧ 硬件工程师

修订记录

修订记录列出了各文档版本间发生的主要更改。最新版本的文档包含以前所有文档版本的更新内容。

版本	修订日期	修订说明
1.0.0	2024.10.11	首次正式版本发布；

版权所有 © 上海云集互联有限公司

目 录

1 原理图设计.....7
1.1.1 小系统外部电路要求.....7
1.1.2 Clocking电路.....7
1.1.3 复位电路.....8
1.1.4 JTAG接口.....9
1.1.5 硬件初始化系统配置电路.....10
1.1.6 DDR电路设计.....12
1.1.7 FLASH原理图设计.....13
1.1.8 电源管理（PMC）电路涉及.....17
1.1.9 RTC模块设计.....19
1.2 电源设计建议.....19
1.2.1 SOC上下电时序.....19
1.2.2 LPDDR4/4X颗粒上下电时序.....21
1.2.3 CORE电源设计.....21
1.2.4 DDR电源设计.....22
1.2.5 IO电源设计.....22
1.2.6 PLL电源设计.....23
1.2.7 SVB动态调压.....23
1.2.8 电压及噪声要求.....25
1.3 外围接口设计建议.....25
1.3.1 MAC接口.....25
1.3.2 音视频接口.....28
1.3.3 SPI和I2C接口.....35
1.3.4 SDIO设计.....35
1.3.5 USB2.0、USB3.0接口.....37
1.3.6 ADC.....38
1.3.7 PWM.....39
1.3.8 UART.....39
1.4 特殊管脚说明.....40
1.4.1 具有防倒灌功能的信号管脚.....40
1.4.2 未使用的模块处理.....40
1.4.3 5V tolerance管脚.....46
1.4.4 需要限制使用场景的GPIO.....46
1.4.5 在DVDD33/DVDD18上电过程中出现毛刺的IO说明.....47
2 PCB设计.....48
2.1 电源与滤波电容设计.....48
2.1.1 内核电源设计.....48
2.1.2 DDRIO电源设计.....50
2.1.3 PLL电源设计.....51
2.2 晶体电路设计.....52

 版权所有 © 上海云集互联有限公司

目录

2.3 DDR电路设计 52
2.4 FLASH电路设计 52
2.4.1 SPIFLASH 52
2.4.2 eMMC 52
2.5 MAC信号PCB设计 53
2.6 Video Input信号PCB设计 53
2.6.1 MIPI_RX 53
2.6.2 Parallel CMOS 54
2.7 Video Output信号PCB设计 54
2.8 SDIO信号PCB设计 54
2.9 USB2.0与USB3.0信号设计 55
2.10 MIPITX信号设计 56
2.11 模拟音频电路设计 56
3 整机ESD设计 60
3.1 背景 60
3.2 措施 60
4 芯片散热设计 61
4. 1 最大功耗 61

 版权所有 © 上海云集互联有限公司

插图目录

图 1-1 晶体连接参数图.....7
图 1-2 RTC晶体连接参数图.....8
图 1-3 外部复位参考电路图.....9
图 1-4 JTAG连接电路图.....10
图 1-5 LPDDR4/LPDDR4X差分时钟信号一驱一应用.....12
图 1-6 LPDDR4/4X CKE一驱一应用.....13
图 1-7 单片FLASH连接示意图.....14
图 1-8 两片SPI FLASH连接方法.....15
图 1-9 4bit eMMC连接示意图.....16
图 1-10 8bit eMMC连接示意图.....16
图 1-11 复位上电时序图.....20
图 1-12 下电时序.....20
图 1-13 LPDDR4/4X颗粒上下电时序.....21
图 1-14 电源动态调压示意图.....24
图 1-15 SOC RGMII 模式下的信号连接示意图.....26
图 1-16 SOC RMII 模式下的信号连接示意图.....26
图 1-17 两个相同的sensor配置接口接法.....29
图 1-18 四个相同的sensor配置接口接法.....29
图 1-19典型热敏成像sensor接法.....30
图 1-20 MIC差分输入电路.....35
图 1-21 LINE IN差分输入电路.....35
图 1-22 USB VBUS连接方式.....37
图 1-23 TVS和电阻示意图.....38
图 1-24 PWM编号说明示意图.....39
图 1-25 互补信号中间对齐时输出波形.....39
图 2-1 未被过孔打断的完整电源走线.....48
图 2-2 DVDD 电容类型和数量.....49
图 2-3 DVDD_NPU 电容类型和数量.....49
图 2-4 DVDD_CPU电容类型和数量.....50
图 2-5 VDDIO_DDR电容类型和数量.....50
图 2-6 AVDD09_PLL PCB示意图.....51
图 2-7 AVDD33_PLL PCB示意图.....51
图 2-8 AVDD33_DDR_PLL PCB示意图.....52
图 2-9 MIPI/LVDS差分信号隔离.....54
图 2-10 模拟音频信号包地示意图.....57
图 2-11 音频地处理示意图1.....57
图 2-12 音频地处理示意图2.....58
图 2-13 音频地处理示意图3.....58
图 2-14 音频地处理示意图4.....59
图 2-15 音频地处理示意图5.....59

 版权所有 © 上海云集互联有限公司

目录

图 2-16 音频地处理示意图.....59

 版权所有 © 上海云集互联有限公司

表格目录

表 1-1 内部复位相关管脚说明 8
表 1-2 外部复位相关管脚说明 8
表 1-3 JTAG接口信号 9
表 1-4 TEST_MODE模式说明 9
表 1-5 信号描述 10
表 1-6 单片SPI FLASH匹配设计方法 13
表 1-7 两片SPI FLASH匹配设计方法 14
表 1-8 外接eMMC时匹配设计方法 16
表 1-9 SPI flash供电和flash配置参数信息 22
表 1-10 DVDD3318_MIPITX 与 AVDD18_MIPITX 使用说明 23
表 1-11 DVDD_CPU SVB调压RC参数 24
表 1-12 DVDD/DVDD_NPU SVB调压RC参数 24
表 1-13 电压及噪声要求 25
表 1-14 ETH MAC信号设计方法 27
表 1-15 RMII信号设计方法 27
表 1-16 12S与JTAG复用关系表 28
表 1-17 MIPI_RX输入方式 30
表 1-18 信号接口模式与管脚对应关系 32
表 1-19 并行VO信号设计要求 33
表 1-20 MIPI_TX输出接口应用场景 34
表 1-21 SDIO信号设计要求 36
表 1-22 USB3.0信号设计要求 38
表 1-23 SD3589C(D)V100防倒灌功能的信号管脚 40
表 1-24 未使用模块电源及管脚处理建议 40
表 1-25 5Vtolerance管脚 46
表 1-26 MIPI_RX复用做GPIO管脚 46

 版权所有 © 上海云集互联有限公司

1 原理图设计

1.1.1 小系统外部电路要求


1.1.2 Clocking电路

SD3589C(D)V100支持一路晶体震荡电路输入，通过芯片内部的反馈电路与外部的24MHz晶体振荡电路一起构成系统时钟电路。推荐晶振连接方式及器件参数如图 1-1所示。

须知

- 选用的电容需要与晶振的负载电容匹配，材质建议采用 NPO。建议选用 4pin 贴片晶振，其中 2 个 GND 管脚与单板地充分连接，增强系统时钟抗 ESD 干扰能力。
- 电路中的电容取值需要与实际使用的晶体负载电容相匹配，满足 24MHz 频偏 20ppm 的要求；电路中的 560Ω 电阻仅供参考，其电阻阻值需根据晶体的选型参数进行实际联调后再确定；不同品牌和型号的晶体，其固有的电性能参数可能不同，那么电路中的电容和电容取值也会不同。
- 建议选用 CL 范围为 8-18pF 的 24MHz 晶体，并通过测量确定安全因子>5。
- 系统 24MHz 时钟使用有源晶体时，时钟信号从管脚 XIN 输入，管脚 XOUT 悬空。


图 1-1 晶体连接参数图



另外，SD3589C(D)V100内置RTC，单板需要给RTC提供时钟电路，晶振连接方式及器件参数如图 1-2所示

版权所有 © 上海云集互联有限公司

图 1-2 RTC晶体连接参数图



1.1.3 复位电路

SD3589C(D)V100可通过判断POR_ENABLE管脚(E23)在上电时的状态选择内部复位或者外部复位。当POR_ENABLE为高电平，选择内部复位；

当POR_ENABLE为为低电平时，则选择外部复位，外部复位可使用复位IC或MCU对SD3589C(D)V100进行复位控制。

SD3589C(D)V100上电后由内部POR(Power On Reset)电路对芯片及外设进行复位。如表1-1 所示。

表 1-1 内部复位相关管脚说明

管脚	功能	说明
Y18	SYS_RSTNOUT	常态输出高电平，在芯片复位触发时，该管脚持续输出一段时间的低电平(复位时间约16ms)，然后恢复到输出高电平。输出复位信号用于复位相关的外设。
D18		RSTN无效，可悬空。

- 当POR_ENABLE为低电平时，选择外部复位。如表 1-2 所示。


表 1-2 外部复位相关管脚说明

管脚	功能	说明
Y18	WDG_RSTN	WDG_RSTN管脚默认39KΩ电阻下拉，DVDD上电后，此电阻可以通过软件关断。必须外置上拉电阻，推荐值10KΩ。看门狗生效时，WDG_RSTN管脚持续输出低电平，直到RSTN管脚检测到低电平复位信号后，才恢复到高电平。不使用时可悬空。

版权所有 © 上海云集互联有限公司

管脚	功能	说明
D18	RSTN	当RSTN管脚输入信号为低电平时，系统进行复位。建议低电平持续时间不小于16ms。 将WDG_RSTN信号接到外部复位芯片的输入管脚，用于复位系统，复位时间建议16ms以上，如图 1-3 所示。

图 1-3 外部复位参考电路图



须知

- 客户可根据自身产品规格选择内部复位或外部复位。
- 为确保系统能正常启动，小系统相关的外设(例如：存放boot的FLASH器件)必须先于或同时与SD3589C(D)V100一起释放复位信号，否则可能会出现无法启动等异常情况。

1.1.4 JTAG接口

JTAG接口信号描述如表 1-3 所示。

表 1-3 JTAG接口信号

信号名	信号描述
JTAG_TCK	JTAG时钟输入，要求单板外接1KΩ下拉电阻。
JTAG_TDI	JTAG数据输入，要求单板外接4.7KΩ上拉电阻。
JTAG_TMS	JTAG模式选择输入，要求单板外接4.7KΩ上拉电阻。
JTAG_TRSTN	JTAG复位输入，正常工作要求单板外接10KΩ下拉电阻。
JTAG_TDO	JTAG数据输出，要求单板外接4.7KΩ上拉电阻。

SD3589C(D)V100可以通过TEST_MODE管脚选择正常和测试两种工作模式，具体说明如表 1-4 所示。

表 1-4 TEST_MODE模式说明


TEST_MODE	模式说明

版权所有 © 上海云集互联有限公司

TEST_MODE	模式说明
0	正常工作模式
1	测试模式，实际产品中不用该功能

JTAG连接方式及标准连接器管脚定义如图 1-4所示

图 1-4 JTAG连接电路图



1.1.5 硬件初始化系统配置电路

SD3589C(D)V100上电初始化的过程中，需要根据配置管脚的上下拉电阻状态来确定各部分的工作模式。硬件配置信号描述如表 1-5 所示。

表 1-5 信号描述

信号名	方向	说明
FAST_BOOT_MODE	I	BOOT模式选择。 0:Normal Flash启动模式； 1:FAST BOOT串口烧写模式； Normal Flash启动模式和串口烧写模式下根据{BOOT_SEL1，BOOT_SEL0}选择启动/烧写介质。**注意：如果FAST_BOOT_MODE需要上拉，必须上拉到跟DVDD3318_SENSOR同样电压的电源。**
BOOT_SEL[1:0]	I	启动介质选择(内部29KΩ下拉)。 00:从SPI NOR flash启动； 01:从SPI NAND flash启动； 10:保留； 11:从EMMC启动。 **注意：如果BOOT_SELO需要上拉，必须上拉到跟DVDD3318_SENSOR同样电压的电源。**

版权所有 © 上海云集互联有限公司

信号名	方向	说明
SFC_EMMC_BOOT_MODE	I	SFC/EMMC启动模式选择(内部29KΩ下拉):当从SPI NOR FLASH启动时，表示SPI NOR FLASH启动地址模式选择。 0:3Byte地址模式； 1:4Byte地址模式。 当从SPI NAND FLASH启动时，表示SPI NAND FLASH启动模式选择。 0:1线启动模式； 1:4线启动模式。 当从EMMC启动时，表示EMMC启动模式选择。 0:4Bit启动模式； 1:8Bit启动模式。
POR_ENABLE	I	复位方式选择(内部37KΩ下拉): 0:外部复位； 1:内部复位。
UPDATE_MODE_N	I	升级模式选择(内部53KΩ下拉): 0:升级模式； 1:功能模式。 **注意：如果客户完全不使用该管脚的任何功能，硬件设计必须保证该管脚有外部上拉电阻。上拉电阻阻值建议为4.7KΩ，且必须上拉到与DVDD3318_SENSOR同电压的电源上。**
TEST_MODE	I	功能模式和测试模式选择(内部39KΩ下拉） 0:功能模式； 1:测试模式。
BOOT_PARA_SEL[2:1:0]	I	Uboot DDR版本选择： TBD
BOOT_PARA_SEL3	I	SFC速率选择： 0:SFC IO电平为3.3V时，速率99MHz; 1:SFC IO电平为1.8V时，速率75MHz。 **注意：** ● **SFCIO电平与DVDD3318_EMMC供电一致，DVDD3318_EMMC=3.3V时，SFC IO电平为3.3V;DVDD3318_EMMC=1.8V时，SFC IO电平为1.8V;** **DVDD3318_EMMC=3.3V时，对接器件的Output Hold Time需大于等于1nS。**

版权所有 © 上海云集互联有限公司

表 1-5 中所列的系统配置管脚与其他功能有复用关系。如果这些管脚和外设器件的信号管脚有连接，那么必须在该信号上设计上下拉电阻来确定配置管脚的初始状态，且上电过程中，外设不会改变上下拉确定的电平状态，上拉电阻阻值推荐4.7KΩ，下拉电阻值推荐1KΩ。

1.1.6 DDR电路设计

1.1.6.1 接口介绍

- SD3589C(D)V100 DDRC接口支持LPDDR4/LPDDR4X。
- 主芯片有1个DDRC，DDRC有16bit地址线，32bit数据线，DDRC可支持对接1PCS 32bit位宽的LPDDR4/LPDDR4X。具体规格请参考《SD3589C(D)V100智能SoC用户手册》“DDR控制器”章节。

1.1.6.2 DDR拓扑结构

为了使PCB layout方便，SD3589C(D)V100对接LPDDR4/4X时采用点对点拓扑设计，设计时请完全拷贝SD3589CV100DMEB单板设计。

1.1.6.3 匹配方式设计建议


1.1.5.3.1 DQ、DQS双向信号

应用中DQ、DQS_P/N信号都是点对点拓扑，直连即可。

1.1.5.3.2 差分时钟

DDRC有两组差分时钟信号DDR_CLKO_N/P，DDR_CLK1_N/P，对接1颗32bit LPDDR4/LPDDR4X颗粒时，DDR_CLKO_N/P和DDR_CLK1_N/P采用点对点的拓扑，在靠近SOC的位置跨接1个1pF的电容，如图 1-5所示。

图 1-5 LPDDR4/LPDDR4X差分时钟信号一驱一应用




 版权所有 © 上海云集互联有限公司

1.1.5.3.3 地址信号和命令信号

DDR应用中：

- 复位信号：在颗粒侧需要设计1个1nF对地电容。
- CKE信号：在颗粒侧需要预留1个0Ω串接电阻。

图 1-6 LPDDR4/4X CKE一驱一应用



1.1.5.3.4 数据掩码信号

DDR应用中DM信号都是点对点拓扑，直连即可。

1.1.6.4 DDR颗粒外部电阻选择

LPDDR4/LPDDR4X的外部电阻(ZQ)选择240Ω，精度±1%，上拉到VDDIO_DDR;此时SOC的外部电阻(ZQ)选择240Ω，精度±1%，上拉到VDDIO_DDR。

1.1.7 FLASH原理图设计

1.1.6.5 接口介绍

FLASH控制器支持SPI NOR FLASH、SPI NAND FLASH、和eMMC器件。

1.1.6.6 信号处理

1.1.6.7 SPI FLASH设计

外接单片SPI FLASH时，SPI FLASH匹配设计推荐如表 1-6 所示，连接方式推荐如图 1-7所示。


表 1-6 单片SPI FLASH匹配设计方法

信号	设计方法
SFC_CLK	时钟信号上需要串联33Ω电阻，电阻靠近SD3589C(D)V100放置。信号总的走线长度不超过4inch。

版权所有 © 上海云集互联有限公司

信号	设计方法
SFC_MOSI_IO0 SFC_MISO_IO1 SFC_WP_IO2 SFC_HOLD_IO3 SFC_CSNO	信号上需要串联33Ω电阻，其中SFC_WP_IO2需要下拉，推荐下拉电阻阻值为4.7KΩ;SFC_HOLD_IO3和SFC_CSNO需要上拉，推荐上拉电阻阻值为4.7KΩ。信号总的走线长度不超过4inch。

图 1-7 单片FLASH连接示意图




外接两片SPI Flash时，SPI Flash匹配设计方法推荐如表 1-7 所示，连接方式推荐如图 1-8所示。

表 1-7 两片SPI FLASH匹配设计方法

信号	设计方法
SFC_CLK	时钟信号上需要串联47Ω电阻，电阻靠近SOC端放置。采用T型拓扑，信号分叉点前的走线长度不超过3inch，分叉点后的走线长度不超过1inch。分叉点到两片flash管脚的信号长度偏差不超过0.3inch。
SFC_MOSI_IO0 SFC_MISO_IO1 SFC_WP_IO2 SFC_HOLD_IO3	信号上需要串联47Ω电阻。其中，SFC_WP_IO2需要下拉，推荐下拉电阻阻值为4.7KΩ;SFC_HOLD_IO3需要上拉，推荐上拉 电阻阻值为4.7KΩ。 采用T型拓扑，信号分叉点前走线长度不超过3inch，分叉点后长度不超过1inch。分叉点到两片flash管脚的信号长度偏差不超过0.3inch。
SFC_CSNO SFC_CSN1	直接相连。 其中，SFC_CSNO/SFC_CSN1需要上拉，上拉电阻阻值为4.7KΩ。

版权所有 © 上海云集互联有限公司

图 1-8 两片SPI FLASH连接方法



须知


- 如果选择从SPI FLASH启动，那么主芯片的复位信号释放之后，主芯片默认从SFC_CSNO管脚控制的FLASH中读取Boot。这种情况下，请将存放Boot的FLASH的CS管脚连接至SFC_CSNO管脚上。
- 推荐选用带复位功能的SPI FLASH器件，以避免出现主芯片Watch Dog生效复位时，FLASH无法同步复位，从而无法正常重启。
- 设计SFC一驱二的时，对接的Flash建立时间需小于3ns。

1.1.6.8 eMMC信号设计

4bit eMMC连接示意图，如图 1-9所示。


版权所有 © 上海云集互联有限公司

图 1-9 4bit eMMC连接示意图



8bit eMMC连接示意图，如图 1-10所示。

图 1-10 8bit eMMC连接示意图



外接eMMC时，匹配设计推荐如表 1-8 所示。

表 1-8 外接eMMC时匹配设计方法

信号	设计方法

版权所有 © 上海云集互联有限公司

信号	设计方法
EMMC_CLK	SOC端串联33Ω电阻，电阻摆放位置距离SOC不超过300mil。信号走线长度不超过4inch。
EMMC_DATA[0:7]	SOC端串联33Ω电阻，为兼顾读写方向信号质量，电阻摆放位置建议如下： 1.走线长度在1.5inch范围内时，电阻摆放在距离SOC 300mil附近； 2.走线长度大于1.5inch时，电阻摆放位置距离SOC 500mil附近。 上拉电阻用SOC内部电阻，外部不需要预留。 信号走线长度不超过4inch。
EMMC_CMD	SOC端串联33Ω电阻，为兼顾读写方向信号质量，电阻摆放位置建议如下： 1.走线长度在1.5inch范围内时，电阻摆放在距离SOC 300mil附近； 2.走线长度大于1.5inch范围内时，电阻摆放位置距离SOC 500mil附近。 上拉电阻用SOC内部电阻，外部不需要预留。信号走线长度不超过4inch。
EMMC_DS	EMMC端串联33Ω，下拉电阻，用SOC内部电阻，外部不需要预留。 信号走线长度不超过4inch。
EMMC_RSTN	直接相连，上拉电阻用SOC内部电阻，外部不需要预留。

1.1.8 电源管理（PMC）电路涉及

1.1.6.9 接口介绍

电源管理（PMC）模块可以对非常电区的供电模块进行使能控制，接收按键信号进行上下电控制以及接收外设输出的唤醒信号，从而实现产品的待机和唤醒功能。该模块的详细功能及开关机逻辑描述请参考《SD3589C(D)V100芯片用户手册》“电源管理与低功耗模式控制”章节。

1.1.6.10 接口介绍

PMC模块供电管脚为AVDD_BAT、DVDD3318_PMC。

- AVDD_BAT：RTC模块供电电源，供电范围1.6V~3.6V。使用常电区功能时，该管脚必须接电池或其他不掉电的电源。
- DVDD3318_PMC： 常电区的 1.8V 或 3.3V 电源，连接方案见表1-5。

对 PMC 模块进行硬件设计时，还有以下管脚需要注意：

- PWR_RSTN： PMC 模块复位管脚，低电平有效。该管脚上必须设计一个 RC 复位

 版权所有 © 上海云集互联有限公司

电路， 电阻和电容的选型请参考SD3589CV100DMEB 原理图设计文件。

- 使用 PMC 模块来实现 SD3589CV100的待机、唤醒功能时，由于 PMC 模块的工作时钟来自 RTC 模块，所以使用 PMC 功能时， RTC 模块必须供电， RTC 电路也必须正常设计。
- PWR_BUTTON 用于对接开机按键， PWR_STARTUP 高电平触发开机，当在第一次上电时，PWR_BUTTON保持200ms的低电平后或者PWR_STARTUP保持200ms的高电平后可触发上电，第一次上电开机后，PWR_BUTTON、PWR_STARTUP的上电时间可配置，单位为100ms，覆盖0~25S。
- PWR_SEQ0/ PWR_SEQ1 用于使能受控的DC-DC或LDO，PWR_EN用于使能WIFI或BT模块等需要待机工作的模块，PWR_WAKEUP0/1用于接收唤醒信号。

1.1.6.11 待机场景下RTC&PMC的电源方案

在不同的待机工作状态下，RTC和PMC不同组合电源的接法建议方案如下表所示。

表XX不同待机工作状态下 RTC 和 PMC 电源方案

方案	工作状态		电源管脚处理方式	
	RTC	PMC/GPIO	AVDD_BAT	DVDD3318_PMC
方案一	不使用	不使用	悬空	接数字3.3V或1.8V
方案二	不使用	使用GPIO	悬空	接数字3.3V或1.8V
方案三	使用	不使用	接电池或其他不下电的电源	接数字3.3V或1.8V
方案四	使用	使用GPIO	接电池或其他不下电的电源	接数字3.3V或1.8V
方案五	使用	使用PMC	AVDD_BAT和DVDD3318_PMC接1.8V或者3.3V电源，待机时不下电	

须知

- 方案1和3：PWR_BUTTON、PWR_SEQ0/1、PWR_EN可以悬空。
- 方案2和4：PWR_RSTN必须接RC复位电路，PWR_SEQ0/1，PWR_WAKEUP0/1，PWR_BUTTON，PWR_SATRTUP不被使用时可悬空。上电时，PMC所有管脚默认为PMC模式，此时时PWR_SEQ0/ PWR_SEQ1会受PWR_WAKEUP0/1， PWR_BUTTON、和 PWR_STARTUP的控制，详细功能及开关机逻辑描述请参考《SD3589C100用户指南》“电源管理与低功耗模式控制” 章节，设计时需重点注意适配的外设是否会受该时序控制影响，使用时需对接该阶段IO跳变不敏感的外设。
- 方案 5：在使用 PMC 功能时， RTC 电路必须正常设计。使用不掉电源供电，不能仅仅只用电池供电，以防出现电池耗尽不开机。
- 所有方案PWR_RSTN均要接RC复位电路。

版权所有 © 上海云集互联有限公司

1.1.9 RTC模块设计

内置RTC 工作在固定分频模式，计时精度主要取决于外置晶体，请综合考虑晶体频率误差、温度漂移等因素，选择合适的晶体；对计时精度要求较严格的产品，建议选择外置高精度集成RTC。

内置RTC的待机供电管脚为AVDD_BAT，其待机电流约为2.4uA（环境温度25℃，AVDD_BAT供3V电压条件下测得）。

当不使用RTC功能时，请在软件中关闭RTC驱动程序，防止加载RTC驱动失败导致机器卡死。

1.2 电源设计建议

SD3589C(D)V100电源设计参数请参见《SD3589C(D)V100智能SoC数据手册》“硬件”章节。SD3589C(D)V100的电源设计，包括电源平面、叠层参数、电容的容值和数量，DDR的电容容量和数量，SOC侧要求完全拷贝SD3589CV100DMEB原理图设计，不允许删减电容数量及修改位置。DDR侧要求完全拷贝发布包中对应的DDR拓扑的电源设计原理图设计，不允许删减电容数量及修改位置。

1.2.1 SOC上下电时序


Core电源、DDR电源和IO电源有上下电时序的要求，如图 1-11 到图 1-12 所示。

上电时序

上电过程中，RESET需保持低电平，待全部电源完成上电后，RESET置高电平，释放复位。详细时序如图 1-11所示。

版权所有 © 上海云集互联有限公司

图 1-11 复位上电时序图



说明


其中，0<T1≤7ms，T2>0ms，T3>0ms，T4>1ms，内部复位时T5约16ms，使用外部复位时要求复位IC必须在所有电源上电完成后再释放复位信号，若复位信号早于上电完成前释放可能会导致SOC工作异常。当满足T1，T2，T3，T4，T5时，三路Core电源之间的上电间隔无强制要求。

内部复位时RESET对应管脚名SYS_RSTNOUT，外部复位时RESET对应管脚名RSTN。

下电时序

下电时，RESET输出低电平之后，DVDD开始跌落。详细时序如图 1-12 所示。

图 1-12 下电时序




说明

版权所有 © 上海云集互联有限公司

其中，T1>0。下电时，3.3V先下电，当3.3V电源电平下降到POR或者外部复位芯片的阀值时，触发POR或者外部复位芯片复位产生复位信号，CORE和CPU电源才可以开始下电。内部复位POR触发阈值(典型值2.6V)，外部复位触发阈值参考所选型外部复位芯片的手册。

1.2.2 LPDDR4/4X颗粒上下电时序

图 1-13 LPDDR4/4X颗粒上下电时序



- LPDDR4/4X协议要求，上电过程中，VDD1，VDD2，VDDQ任意一个电源到300mV后，需要满足VDD1电压高于VDD2电压，VDD2电压高于VDDQ-200mV。
- 下电过程中需要满足VDD1，VDD2，VDDQ任意一个电源跌落到电压允许的最小值，且所有电源均低于300mV后，需要满足VDD1电压高于VDD2电压，VDD2电压高于VDDQ-200mV。

1.2.3 CORE电源设计

SD3589C(D)V100的CORE电源有三种，不同场景下，电源域的功耗会有差异，具体场景功耗数据请联系云集互联业务人员。

- DVDD_CPU:CPU部分的内核电源，典型电压0.9V，实际电压由SVB动态调压电路控制，其电源芯片选型要求其供电能力不小于1.2A，选择开关频率1MHz及以上，非轻载高效的DC-DC，具体参考SD3589CV100DMEB最新原理图。
- DVDD_NPU:智能部分的内核电源，典型电压0.9V，实际电压由SVB动态调压电路控制，其电源芯片选型要求其供电能力不小于3A，选择开关频率1MHz及以上，非轻载高效的DC-DC，具体参考SD3589CV100DMEB最新原理图。
- DVDD:CORE电源域，典型电压0.9V，实际电压由SVB动态调压电路控制，其电源芯片选型要求其供电能力不小于4A（SD3589CV100）/3A(SD3589DV100)，选择开关频率1MHz及以上，非轻载高效的DC-DC，具体参考SD3589CV100DMEB最新原理图。

版权所有 © 上海云集互联有限公司

以上三路CORE电源的电容类型、数量和布局要求复制SD3589CV100DMEB的设计。

1.2.4 DDR电源设计

SD3589C(D)V100支持LPDDR4/LPDDR4X，典型IO电压1.1V/0.6V。

- 要求单板上采用单独的供电芯片给DDR颗粒和SOC DDRIO电源管脚(管脚名
- VDDIO_DDR/VDDIOA_DDR)供电，选用非轻载高效DCDC。电容类型、数量和布局要求复制SD3589CV100DMEB的设计
- DDRPLL电源(管脚名AVDD33_DDRPLL:连接3.3V电源)。必须使用磁珠(建议规格600@100MHz，直流电阻小于等于0.65Ω)和主芯片的数字3.3V电源进行隔离。
- 主芯片的DDRIO的CK电源供电(管脚名为VDDIO_DDRCK)必须使用磁珠(建议规格600@100MHz，直流电阻小于等于0.65Ω)和VDDIO_DDR电源进行隔离。
- 主芯片的Vref电源集成到内部，外部无需做相应的设计。

须知

- LPDDR4X颗粒需要1.8V为VDD1供电，1.1V为VDD2供电，0.6V为VDDQ供电，LPDDR4颗粒需要1.8V为VDD1供电，1.1V为VDD2/VDDQ供电。
- LPDDR4/LPDDR4X颗粒时序要求参考“LPDDR4/4X颗粒上下电时序”小节。
- LPDDR4X颗粒需要0.6V为VDDIO_DDR供电，1.1V为VDDIOA_DDR供电。

1.2.5 IO电源设计

- 管脚名DVDD33_1，DVDD33_2，DVDD33_3，DVDD33_4接数字3.3V电源。
- 管脚名DVDD3318_EMMC：eMMC低4bit IO和SFC IO电源，连接数字3.3V或1.8V电源。当接SPI FLASH时，电源设计，参考表 1-9。

表 1-9 SPI flash供电和flash配置参数信息

DVDD3318_EMMC	BOOT_PARA_SEL3	SPI Flash速率(Mhz)	对端器件输出保持时间(ns)
3.3V	下拉到地	99	大于1
1.8V	上拉到3.3V	75	0

- 管脚名DVDD3318_SENSOR:eMMC高4bit和部分数字IO电源，连接数字3.3V或1.8V电源。
- 管脚名DVDD3318_PMC:PMC IO电源，连接数字3.3V或1.8V电源。

版权所有 © 上海云集互联有限公司

- 管脚名AVDD18_MIPITX:MIPI_TX接口IO电源，连接数字1.8V电源。
- 管脚名AVDD18_MIPIRX:MIPIRX接口IO电源，连接数字1.8V电源。
- AVDD33_AC：Audio模拟电源，使用模拟音频接口时必须用磁珠（1000Ω@100MHz，直流电阻小于等于1.25Ω）对数字3.3V电源进行隔离。
- AVDD_BAT：RTC电源，接外部电池或不下电电源；
- 管脚名AVDD09_USB3:USB模拟电源，设计上必须用磁珠(1000Ω@100MHz，直流电阻小于等于1.25Ω)对数字CORE电源进行隔离。
- 管脚名AVDD33_USB:USB模拟电源，设计上必须用磁珠(1000@100MHz，直流电阻小于等于1.25Ω)对数字3.3V电源进行隔离。
- 管脚名DVDD18_SDIO0:Power switch电源，连接数字1.8V电源。
- 管脚名DVDD3318_SDIO1:SDIO1接口IO电源，连接数字3.3V或1.8V电源。
- 管脚名DVDD3318_MIPITX:MIPITX接口复用做非MIPITX功能的IO电源，连接数字3.3V或1.8V电源。与AVDD18_MIPITX的使用见表 1-10。

表 1-10 DVDD3318_MIPITX 与 AVDD18_MIPITX 使用说明

MIPITX接口功能	AVDD18_MIPITX	DVDD3318_MIPITX
MIPI_TX	1.8V	1.8V or 3.3V
VO_BT1120	1.8V	3.3V
Others	1.8V	3.3Vor1.8Vpower，depending on the level of the device

1.2.6 PLL电源设计

SD3589C(D)V100的系统PLL电源有2个，分别是：

- AVDD09_PLL:设计上必须用磁珠(600Ω@100MHz，直流电阻小于等于0.65Ω)对DVDD电源进行隔离。
- AVDD33_PLL:设计上必须用磁珠(600Ω@100MHz，直流电阻小于等于0.65Ω)对数字3.3V电源进行隔离。
- 具体电路设计请参考SD3589CV100DMEB板原理图。

须知

DVDD和DVDD33电源建议使用非轻载高效模式的DC-DC供电，因为DVDD和AVDD09_PLL由同一路电源供电，DVDD33、AVDD33_PLL和AVDD33_DDRPLL由同一路电源供电，轻载高效模式会使以上电源纹波增大，影响PLL的稳定，可能会导致系统异常。


1.2.7 SVB动态调压

Core电源必须增加动态调压功能，实现方式如下：

 版权所有 © 上海云集互联有限公司

通过SOC的PWM波形输出管脚SVB_PWM0，SVB_PWM1和SVB_PWM2，经过RC滤波后输出0~对应IO高电平之间不同电压的直流电平，该直流电平叠加到DC-DC的反馈电压输入处，实现DC-DC输出电压的调节。调节SOC相关的寄存器可以改变PWM的频率和占空比，最终可以实现动态调节DC-DC的输出电压，如图 1-14 所示。

图 1-14 电源动态调压示意图



SVB电路设计中，将SOC SVB_PWM管脚通过SVB电路连接至CORE电源DC/DC的FB管脚即可。设计中需注意事项如下：

- SVB_PWM0用于控制DVDD电源的电压；
- SVB_PWM1用于控制DVDD_CPU电源的电压；
- SVB_PWM2用于控制DVDD_NPU电源的电压；
- DC-DC的FB管脚前预留一个电阻R6，用于调节DC-DC器件的环路稳定性。
- 要求选用DC-DC参考电压Vref小于0.65V，DCDC的VEF精度偏差不能超过2%。

须知

所有的电阻精度均要求1%，电容材质必须为X7R。

SVB电路的参数配置必须保持与表 1-11 和表 1-12 一致。

表 1-11 DVDD_CPU SVB调压RC参数

Vref(V)	R1(KΩ)	R2(KΩ)	R3(KΩ)	R4(KΩ)	R5(KΩ)	C(uF)
0.45	15.4	12.7	5.9	120	1	1
0.6	11.3	18	1.3	90.9	1	1
0.608	22.1	36.5	30.9	150	1	1

表 1-12 DVDD/DVDD_NPU SVB调压RC参数

Vref(V)	R1(KΩ)	R2(KΩ)	R3(KΩ)	R4(KΩ)	R5(KΩ)	C(uF)

版权所有 © 上海云集互联有限公司

Vref(V)	R1(KΩ)	R2(KΩ)	R3(KΩ)	R4(KΩ)	R5(KΩ)	C(uF)
0.45	13.3	12	0.1	59	1	1
0.6	14.3	27	6.8	56.2	1	1
0.608	18	35.7	5.1	75	1	1

1.2.8 电压及噪声要求

SD3589C(D)V100电压及噪声要求参考表 1-13。

表 1-13 电压及噪声要求

电源网络	电压要求(V)	Pk-Pk噪声要求(mV)
DVDD	0.9(典型)，SVB调压	65
DVDD_NPU	0.9(典型)，SVB调压	80
DVDD_CPU	0.9(典型)，SVB调压	45
VDDIO_DDR	1.1(典型)，1.045~1.155(FOR LPDDR4)	60
	0.6(典型)，0.57~0.63(FOR LPDDR4X)	40
DVDD33	3.3±0.33	65
AVDD09_PLL	0.9(典型)，SVB调压	40
AVDD33_PLL	3.3±0.33	35
AVDD33_DDRPLL	3.3±0.33	35
DVDD18	1.8V±0.18	35

1.3 外围接口设计建议

1.3.1 MAC接口

1.3.1.1 MAC接口设计

SOC的MAC支持一个网口，支持RGMII、RMII模式，不支持MII模式。RTL8211FI的TXD[2]、TXD[3]管脚有内部弱下拉，外部可以悬空处理，如使用其他PHY芯片，请参考PHY芯片手册说明。

- IO信号连接如图 1-15 和图 1-16 所示。

版权所有 © 上海云集互联有限公司

图 1-15 SOC RGMII 模式下的信号连接示意图





图 1-16 SOC RMII 模式下的信号连接示意图



ETH MAC信号设计要求如表 1-14 和表 1-15 所示。

版权所有 © 上海云集互联有限公司

表 1-14 ETH MAC信号设计方法

信号	设计方法
RGMII_TXCK_OUT	信号上需要串联47Ω电阻，电阻靠近SOC放置，电阻与SOC管脚之间的走线距离不超过0.3inch。信号总的走线长度不超过5inch。
RGMII_TXD[0:3] RGMII_TX_EN	信号上需要串联33Ω电阻，电阻靠近SOC放置，电阻与SOC管脚之间的走线距离不超过0.3inch。信号总的走线长度不超过5inch。
RGMII_RXCK	信号上需要串联22Ω电阻，电阻靠近ETHPHY端放置。信号总的走线长度不超过5inch。
RGMII_RXD[0:3] RGMII_RXDV	信号上需要串联22Ω电阻，电阻靠近ETH PHY端放置。信号总的走线长度不超过5inch。
MDCK	信号上需要串联33Ω电阻，电阻靠近SOC放置。信号总的走线长度不超过5inch。
MDIO	MDIO需要接1.5KΩ上拉电阻。
EPHY_RSTN	与PHY芯片直连，必须加4.7KΩ下拉电阻到GND
EPHY_CLK	信号上需要串联33Ω电阻，电阻靠近SOC放置。

表 1-15 RMII信号设计方法

信号	设计方法
EPHY_CLK	SOC端串接33Ω电阻，信号总的走线长度不超过8inch。
EPHY_RSTN	与PHY芯片直连，必须加4.7KΩ下拉电阻到GND，信号总的走线长度不超过8inch。
RMII_RXDO RMII_RXD1	PHY芯片端串联22Ω电阻，信号总的走线长度不超过8inch。
RMII_RXDV_CRS	与PHY芯片直连，信号总的走线长度不超过8inch。
RMII_CLK	SOC端串接47Ω电阻，信号总的走线长度不超过8inch。
RMII_TXD0 RMII_TXD1 RMII_TXEN	SOC端串接33Ω电阻，信号总的走线长度不超过8inch。
MDIO	加1.5KΩ上拉电阻到3.3V，信号总的走线长度不超过8inch。
MDCK	SOC端串接33Ω电阻，信号总的走线长度不超过8inch。

版权所有 © 上海云集互联有限公司

1.3.2 音视频接口

1.3.2.1 I2S接口

SD3589C(D)V100支持1个I2S接口,使用I2C接口时请注意正确选择复用关系。I2S与JTAG接口复用关系如表 1-16 所示。

表 1-16 12S与JTAG复用关系表

管脚名称	I2S功能
JTAG_TRSTN	I2SO_SDRX
JTAG_TCK	I2SO_MCLK
JTAG_TMS	I2S0_WS
JTAG_TDO	I2SO_SDTX
JTAG_TDI	I2SO_BCLK

说明

此处使用以I2S接口复用在JTAG接口上为例，如要使用复用在UART2和RGMII接口上的I2S，使用相同的方法对应。

1.3.2.2 Sensor配置接口设计

SOC支持多路Sensor输入，可用于外接CMOS sensor或DeSerializer器件。Sensor的配置接口分别包含如下信号：

- SENSOR0_RSTN、SENSORO_CLK、SENSORO_HS、SENSOR0_VS
- SENSOR1_RSTN、SENSOR1_CLK、SENSOR1_HS、SENSOR1_VS
- SENSOR2_CLK、SENSOR3_CLK
- SPI0/I2C3/I2C4、SPI1/I2C5/I2C6，接sensor时必须用此几组接口。
- 以SENSOR0接口为例，说明各个信号的用途。
- SENSOR0_RSTN，能通过配置寄存器输出复位信号，用于SENSOR0的复位。
- SENSORO_CLK，能提供各种主流Sensor的工作时钟，详细请见《SD3589C(D)V100智能SoC用户手册》系统章节的CRG寄存器的配置信息。在设计时，SENSOROCLK信号上需要串联33Ω电阻，电阻靠近SD3589C(D)V100端放置。
- SPI0/I2C4用于SENSOR0的配置：

  其中I2C4_SCL和SPIO_SCLK复用，I2C4_SDA与SPIO_SDO复用。

  在设计时，12C2信号需要外接上拉电阻，上拉电阻值推荐为1KΩ。
- SENSOR0_HS和SENSOR0_VS输出行场同步信号，用于支持“从模式”的Sensor。

为保证ESD性能，在Sensor板电路设计中，Sensor复位信号需加入1NF对地电容。

在对接多个Sensor时，推荐以下接法，客户可以互换其中对接的sensor的I2C，根据走线顺序配置软件，如图 1-17、图 1-18所示。

版权所有 © 上海云集互联有限公司

图 1-17 两个相同的sensor配置接口接法





图 1-18 四个相同的sensor配置接口接法



1.3.2.3 VI接口设计

VI可以复用为两种接口：Parallel CMOS视频输入接口和差分视频输入接口(即MIPI_RX接口)。

- Parallel CMOS视频输入接口支持RAW Data、BT.1120、BT.656、BT.601格式的数据。接口频率可达148.5MHz单沿采样，支持典型热成像时序输入。

-当对接信号是RAWDATA时，单板设计时从VI低位开始按照顺序连接，例12bit RAW DATA对接VI的D0~D11位。


-当对接信号是BT.1120时，单板设计时Y信号按顺序对接VI的高8bit，C信号按顺序对接VI的低8bit。仅支持内同步，不支持外同步。

-当对接信号是BT.656或者BT.601时，单板设计时从VI低位开始按照顺序连接。

 版权所有 © 上海云集互联有限公司

典型热成像sensor接法如图 1-19所示，详细请参考《SD3589CV100 VI输入场景详细说明》。

图 1-19典型热敏成像sensor接法



- MIPI_RX的输入方式如表 1-17 所示。
- 差分视频输入接口有4组差分时钟信号。
- MIPI_RX接口内置了100Ω跨接匹配电阻，外部无需再设计或者预留。
- AVDD18_MIPIRX电源管脚需要与数字1.8V相连，芯片管脚端放置1uF滤波电容。

表 1-17 MIPI_RX输入方式

MIPI接口形式	**MIPI_RX_CLK和Data搭配**			
	MIPI_RX0_D0/2	**MIPI_RX0_D1/3**	**MIPI_RX1_D0/2**	**MIPI_RX1_D1/3**
4Lane	Sensor0，使用MIPI_RX0_CK0P/N采样			
8Lane	Sensor0，使用MIPI_RX0_CK0P/N采样			
(4+4)Lane	Sensor0，使用MIPI_RX0_CK0P/N采样		Sensor1，使用MIPI_RX1_CK0P/N采样	
(2+2+2+2)Lane	Sensor0，使用MIPI_RX0_CK0P/N采样	Sensor1，使用MIPI_RXO_CK1P/N采样	Sensor2，使用MIPI_RX1_CKOP/N采样	Sensor3，使用MIPI_RX1_CK1P/N采样
(4+2+2)Lane	Sensor0使用MIPI_RX0_CKOP/N采样		Sensor2，使用MIPI_RX1_CK0P/N采样	Sensor3，使用MIPI_RX1_CK1P/N采样
(2+2+4)Lane	Sensor0，使用MIPI_RX0_CKOP/N采样	Sensor1，使用MIPI_RX0_CK1P/N采样	Sensor1，使用MIPI_RX1_CKOP/N采样	

版权所有 © 上海云集互联有限公司

须知

- SD3589DV100仅支持MIPI_RX0接口，不支持MIPI_RX1接口；
- SD3589CV100 MIPI_RX0与MIPI_RX1接口均支持。
- 使用2 Lane模式时，MIPI_RX0/1_CK0必须与MIPI_RX0/1_D0/2组合使用，MIPI_RX0/1_CK1必须与MIPI_RX0/1_D1/3组合使用。

版权所有 © 上海云集互联有限公司

1.3.2.4 并行VO接口设计

SD3589C(D)V100的并行VO(video output)接口支持BT.656(3.3V或1.8V)、BT.1120(仅支持内同步，仅3.3V)和RGB输出(仅3.3V)，不支持BT.601。

其中RGB输出用于对接RGB屏或RGB接口的视频处理芯片，支持6/8bit串行RGB和16bit，18bit，24bit并行RGB。详细如表 1-18 所示。

并行VO信号设计要求请参照表 1-19。

表 1-18 信号接口模式与管脚对应关系

信号接口模式	管脚对应关系
BT.1120	Y(亮度):VO_BT1120_DATA[15:8] C(色度):VO_BT1120_DATA[7:0] CLOCK:VO_BT1120_CLK
BT.656	DATA:VO_BT1120_DATA[7:0] CLOCK:VO_BT1120_CLK/VO_BT656_CLK
6bit Serial RGB	DATA:RGB_DATA[5:0] CLOCK:RGB_CLK HSYNC:RGB_HS VSYNC:RGB_VS DE:RGB_DE
8bit Serial RGB	RGB_DATA[7:0] CLOCK:RGB_CLK HSYNC:RGB_HS VSYNC:RGB_VS DE:RGB_DE
16bit Parallel RGB (RGB565)	B[4:0]：RGB_DATA [4:0] G[5:0]：RGB_DATA [10:5] R[4:0]：RGB_DATA [15:11] CLOCK：RGB_CLK HSYNC：RGB_HS VSYNC：RGB_VS DE：RGB_DE

版权所有 © 上海云集互联有限公司

信号接口模式	管脚对应关系
18bit Parallel RGB (RGB666)	B[5:0]：RGB_DATA [5:0] G[5:0]：RGB_DATA [11:6] R[5:0]：RGB_DATA [17:12] CLOCK：RGB_CLK HSYNC：RGB_HS VSYNC：RGB_VS DE：RGB_DE
24 bit Parallel RGB （RGB888）	R[7:0]：RGB_DATA [7:0] G[7:0]：RGB_DATA [15:8] B[7:0]：RGB_DATA [23:16] CLOCK：RGB_CLK HSYNC：RGB_HS VSYNC：RGB_VS DE：RGB_DE

表 1-19 并行VO信号设计要求

信号	设计方法
VO_BT1120_CLK VO_BT656_CLK RGB_CLK	时钟信号上需要串联33Ω电阻，电阻靠近主芯片放置，走线长度控制在8inch以内。
VO_BT1120_DATA/RGB_DATA	信号上需要串联33Ω电阻，走线长度控制在8inch以内。 走线小于1.4inch时可不用串电阻，大于1.4inch信号上需要串联33Ω电阻，走线长度控制在8inch以内。

1.3.2.5 MIPITX接口设计

SD3589C(D)V100内置了一个MIPI TX PHY，用于对接MIPI接口的LCD屏或其他MIPI接口的视频处理IC。

- VDD18_MIPITX电源管脚数字电源1.8V相连，在靠近AVDD18_MIPITX电源管脚 处放置1个1uF滤波电容。
- DSI_D0P/N、DSI_D1P/N、DSI_D2P/N和DSI_D3P/N四对差分数据参考差分时钟DSI_CKP/N采样。
- 详细的原理图设计请参考SD3589CV100DMEB原理图设计文件。
- MIPI TX支持1Lane，2Lane，3Lane，4Lane模式。接口应用要求如表 1-20 所示。

版权所有 © 上海云集互联有限公司

表 1-20 MIPI_TX输出接口应用场景

模式	管脚
1Lane	DSI_DOP/N、DSI_CKP/N
2Lane	DSI_DOP/N、DSI_D1P/N、DSI_CKP/N
3Lane	DSI_DOP/N、DSI_D1P/N、DSI_D2P/N、DSI_CKP/N
4Lane	DSI_DOP/N、DSI_D1P/N、DSI_D2P/N、DSI_D3P/N、DSI_CKP/N

须知

- 当使用MIPI TX功能时，不能同时使用该接口复用的其他功能。即当管脚应用为MIPI_TX时，MIPI TX接口上复用的GPIO/PWM/RGB/VO/SPI/UART/I2C等功能均不能同时使用。举例：MIPI TX Lane0，Lane1配成MIPI TX功能，那么MIPI TX Lane2，Lane3只能悬空，不能用做GPIO/PWM/RGB/VO/SPI/UART/I2C。
- 为方便PCB layout出线，MIPI TX支持Data Lane可任意互换，举例：Lane0和Lane1互换，Lane0可配置为输出Lane1的data，Lane1可配置为输出Lane0的data。

1.1.6.12 模拟音频接口设计

SD3589C(D)V100 提供1组双声道音频输入接口AC_IN0L, AC_IN1R，1组双声道输出接口AC_OUTL/R。

AC_IN0L，AC_IN1R为差分输入接口AC_IN0L_P/N和AC_IN1R_P/N，音频输出接口不支持差分输出。


- Audio模块的模拟电源AVDD33_AC必须使用磁珠（1000Ω@100MHz）与系统3.3V电源隔离。
- AC_VREF引脚上推荐的滤波电容为2.2uF+100nF，选择低ESR陶瓷电容。
- Audio模块的输入接口均可作为LINEIN或者MIC_IN的输入通道。如果输入设备为无源MIC，则需要给输入信号提供AC_MICBIAS偏置电压。如果输入设备为有源LINE输出设备（例如：PC），则不需要。
- 音频输入信号上的隔直电容靠近SOC放置，电容容值推荐选择2.2uF。
- AC_MICBIAS管脚处需要放置一个2.2uF电容。
- 为获得较好的音频质量，建议在音频输出管脚AC_OUTL和AC_OUTR的外围增加音频放大器以及滤波电路。
- 端口防护设计建议：音频输入信号上的需要串接4.7KΩ电阻，电阻放置在SOC与隔直电容之间。音频输出信号线上需要考虑保护方案，加强接口的抗干扰能力。

1.3.2.1.1. MIC 差分输入电路设计

MIC差分输入参考电路如图 1-20所示，图中使用的MIC为普通单端MIC。

 版权所有 © 上海云集互联有限公司


图 1-20 MIC差分输入电路



1.3.2.1.2. LINE IN 差分输入电路设计

LINE IN差分输入参考电路如下图 1-21所示

图 1-21 LINE IN差分输入电路



1.3.3 SPI和I2C接口

- SD3589C(D)V100有4组SPI接口， SPI0/1用于Sensor配置，接sensor时必须用此几组 接口，不接sensor时，也可以用于接其他外设，SPI2/3用于控制外设。
- SD3589C(D)V100有8组I2C接口， I2C3~I2C6用于Sensor配置，接sensor时必须用此几组接口，不接sensor时，也可以用于接其他外设，它们与SPI0/1接口复用，具体复用关系请查看《SD3589C(D)V100_PINOUT_CN》。
- 其他I2C用于控制非sensor外设，所有I2C均需加上拉，上拉电阻建议1KΩ。

1.3.4 SDIO设计

SD3589C(D)V100有2个SDIO接口。

SDIO均支持对接SDXC卡，向下兼容SDHC卡，接SD卡时，SDIO0支持3.3V/1.8V电平，SDIO1支持3.3V电平；

SDIO0/1_CARD_DETECT和SDIO0/1_CARD_POWER_EN为3.3V电平。

SDIO0/1_CARD_DETECT需上拉到数字电源3.3V。SDIO0/1_CARD_POWER_EN低有效。

DVDD18_SDIO1管脚需接1个1uF电容到地，SDIO0_VOUT管脚需接1个4.7uF电容到地。

版权所有 © 上海云集互联有限公司

SDIO信号设计要求如表 1-21 所示。

表 1-21 SDIO信号设计要求

信号	设计方法
SDIO0_VOUT	在SOC端接1个4.7uF的电容到地。
SDIO0_CCLK_OUT	● 走线小于等于2inch，在SOC端串联33Ω电阻，距离源端小于0.3inch。 ● 走线大于2inch，在SOC端串联15Ω电阻，距离源端小于0.3inch。 ● 走线长度不能超过5inch。
SDIOO_CDATA[0:3] SDIO0_CCMD	● 走线小于等于2inch，在SOC端串联33Ω电阻，距离源端小于0.6inch。 ● 走线大于2inch，在SOC端串联15Ω电阻，距离源端小于0.6inch。 ● 走线长度不能超过5inch。 ● 推荐客户使用芯片内部上拉电阻。
SDIOO_CARD_DETECT	在对接SD卡时，SDIO0_CARD_DETECT信号必须外接上拉电阻，上拉电源3.3V，阻值推荐10KΩ。
SDIO0_CARD_POWER_EN_N	在对接SD卡时，SDIO_CARD_POWER_EN_N接MOS，低电平有效。
SDIO1_CCLK_OUT	● 电源为DVDDD3318_SDIO1，可以接数字3.3V或1.8V ● 走线小于等于2inch，在SOC端串联33Ω电阻，距离源端小于0.3inch。 ● 走线大于2inch，在SOC端串联15Ω电阻，距离源端小于0.3inch。 ● 走线长度不能超过5inch。
SDIO1_CDATA[0:3] SDIO1_CCMD	● 电源为DVDDD3318_SDIO1，可以接数字3.3V或1.8V -走线小于等于2inch，在SOC端串联33Ω电阻，距离源端小于0.6inch。 -走线大于2inch，在SOC端串联15Ω电阻，距离源端小于0.6inch。 ● 走线长度不能超过5inch。
SDIO1_CARD_DETECT	● 电源为DVDDD33，接数字3.3 ● 在对接SD卡时，SDIO1_CARD_DETECT信号必须外接上拉电阻，上拉电源3.3V，阻值推荐10KΩ。
SDIO1_CARD_POWER_EN_N	● 电源为DVDDD33，接数字3.3 ● 在对接SD卡时，SDIO_CARD_POWER_EN_N接MOS，低电平有效。

版权所有 © 上海云集互联有限公司


1.3.5 USB2.0、USB3.0接口

1.3.5.1 USB2.0

SD3589C(D)V100提供1个USB2.0接口，USB支持Host或者Device模式。

- AVDD33_USB3：USB的模拟电源，3.3V。设计上用磁珠单板数字3.3V电源连接，并在靠近AVDD33_USB3电源管脚处放置1个1uF电容。
- AVDD09_USB3：USB的模拟电源，0.9V。设计上使用磁珠与系统DVDD电源连接，并在靠近AVDD09_USB3电源管脚处放置1个1uF电容。
- USB工作在device模式时，USB_VBUS（管脚号Y19）必须连接host接入检测电路，推荐将USB连接器的5V通过两个电阻分压得到3.3V，将分压点与USB_VBUS连接。如图 1-22所示。
- 如果USB工作在host模式时，USB_VBUS可以悬空处理，但是管脚必须复用为GPIO功能。
- 如果支持USB过流检测，USB口供电需要使用USB口电流检测芯片，USB_PWREN接电流检测芯片的EN脚，用于打开或关断USB电源的输出。USB_OVRCUR（高电平与DVDD3318_SENSOR电源一致）接电流检测芯片的故障标志输出脚（客户根据所选电流检测芯片规格，决定故障标志输出脚是否需上拉，大部分电流检测芯片为OD输出）。
- USB2.0信号上建议预留共模电感位置。
- 详细的原理图设计请参考SD3589CV100DMEB原理图设计文件。

图 1-22 USB VBUS连接方式




USB端口防护建议如下：

- USB2.0信号串接5.1Ω电阻。
- TVS管靠近USB连接器放置，建议其Ipp不小于4A，击穿电压小于14V，寄生电容小1.2pF，ESD器件靠近USB接口放置。

 版权所有 © 上海云集互联有限公司

图 1-23 TVS和电阻示意图



1.3.5.2 USB3.0

SD3589C(D)V100提供1个USB3.0。USB3.0向下兼容支持USB2.0。

- AVDD09_USB3:USB3的模拟core电源，0.9V。设计上使用磁珠与系统DVDD电源隔离，并在靠近管脚放置1个1uF电容。
- AVDD33_USB3:USB3的模拟电源，3.3V。设计上使用磁珠与数字3.3V电源隔离，并在靠近管脚放置1个1uF电容。
- 端口防护设计建议：USB3.0信号上需设计相应的TVS器件，建议其Ipp不小于4A，击穿电压小于7V，寄生电容小于0.65pF，ESD器件靠近USB接口放置。
- USB3.0的信号设计要求如表 1-22 所示。

表 1-22 USB3.0信号设计要求

信号	设计方法
USB3_RXP/N	● 如果对接器件是IC或模组，那么RX差分信号需要在对接器件端串联100nF电容。 ● 如果对接器件是插座，那么RX差分信号直接连接至插座，无需串联电容。
USB3_TXP/N	● 如果对接器件是IC或模组，那么TX差分信号需要在SD3589C(D)V100端串联100nF电容。 ● 如果对接器件是插座，那么TX差分信号需要在靠近插座的位置串联100nF电容。

须知

USB3.0口的TXP/N、RXP/N，与其对应USB2.0的DP/DM信号线，必须同时接在一个USB端口上，不可拆分成单独的USB3和USB2使用。否则，容易引起识别异常问题。

1.3.6 ADC


- SD3589C(D)V100支持4路模拟信号输入，进行AD转换。这4个管脚均可复用为GPIO信号。
- 电源电压为3.3V。

版权所有 © 上海云集互联有限公司

1.3.7 PWM


芯片提供4组PWM(SVB_PWMX，PWM_OUTX_X_X，PWM1_OUTX_X_X，PWM2_OUTX_X_X。第一个X代表这一组的第几路，第二个X代表这一路的第几对，第三个X代表相位，参考图 1-24。

图 1-24 PWM编号说明示意图



- 同一组内同一路中某一对为互补信号时，周期和占空比相同，相位相反。举例，PWM1_OUTO_0_P为PWM1这一组里面的第0路，第0对，相位为正。PWM1_OUTO_0_N为PWM1这一组里面的第0路，第0对，相位为负，这一对位互补信号。中间对齐时输出波形如图 1-25。

图 1-25 互补信号中间对齐时输出波形



- 同一组PWM的不同路可以独立配置周期和占空比。举例：PWM1_OUT0_0_P，PWM1_OUT1_0_P可以独立配置周期和占空比。
- 同一组下的同一路不同对PWM周期相同，可以独立配置占空比。举例：PWM1_OUT0_0_P与PWM1_OUT0_1_P同周期，仅可独立配置占空比。
- 同一对互补信号的PWM，仅相位相反。举例：PWM1_OUT0_0_P与PWM1_OUT0_0_N周期和占空比均相同，只有相位相反。
- SVB_PWM：最多提供3路脉冲宽度调制信号输出，专用于SVB调压电路。其中SVB_PWM0用于DVDD调压，SVB_PWM1用于DVDD_CPU调压，SVB_PWM2用于DVDD_NPU调压。

1.3.8 UART

SD3589C(D)V100提供6个UART控制器。

- UARTO:2线UART，主要用于调试。

 版权所有 © 上海云集互联有限公司

- UART1/2:4线UART。
- UART3/4/5:2线UART。
- 当UART应用有插拔场景时，建议UART串100Ω电阻，增强串口的防护能力。
- UART IO内置上下拉电阻，板级设计可节省上拉电阻。

1.4 特殊管脚说明

1.4.1 具有防倒灌功能的信号管脚

表 1-23 中未列出的其他信号管脚不支持防倒灌功能。

表 1-23 SD3589C(D)V100防倒灌功能的信号管脚

管脚名	管脚号
W17	LSADC_CHO
W18	LSADC_CH1
W19	LSADC_CH2
Y22	LSADC_CH3
U21	PWR_RSTN
U20	PWR_SEQ0
V19	PWR_SEQ1
V20	PWR_BUTTON
W21	PWR_STARTUP
W22	PWR_WAKEUP0
W20	PWR_WAKEUP1
W23	PWR_EN

1.4.2 未使用的模块处理

未使用的模块电源和管脚处理建议如表 1-24 所示。

表 1-24 未使用模块电源及管脚处理建议

管脚名	电源	不使用的管脚处理处理方式	备注
DVDD3318_EMMC	-	与单板1.8V/3.3V电源直接连接	如果此电源所对应的信号管脚与外设无连接，且不使用任何管脚功能，那该电管管脚对应的电容可以空焊。

版权所有 © 上海云集互联有限公司

管脚名	电源	不使用的管脚处理处理方式	备注
EMMC_CLK	DVDD3318_EMMC	悬空(对管脚状态没有特殊要求)	-
EMMC_CMD			-
EMMC_DATA0			-
EMMC_DATA1			-
EMMC_DATA2			-
EMMC_DATA3			-
EMMC_DS			-
EMMC_RSTN			-
DVDD3318_SDIO1	-	与单板1.8V/3.3V直接连接	如果此电源所对应的信号管脚与外设无连接，且不使用任何管脚功能，那该电管管脚对应的电容可以空焊。
SDIO1C_DATA0	DVDD3318_SDI01	悬空(对管脚状态没有特殊要求)	-
SDIO1C_DATA1			-
SDIO1C_DATA2			-
SDIO1C_DATA3			-
SDIO1C_CLKOUT			-
SDIO1C_CMD			-
SDIO0_VOUT	-	悬空(对管脚状态没有特殊要求)	用于SDIO0
DVDD18_SDIO0	-	与单板1.8V直接连接	用于SDIO0
SDIO0C_CMD	SDIO0_VOUT	悬空(对管脚状态没有特殊要求)	-
SDIO0C_DATA0			-
SDIOOC_DATA1			-
SDIO0C_DATA2			-
SDIO0C_DATA3			-
SDIO0C_CLK_OUT			-
AVDD18_MIPITX	-	与单1.8V直接连接	如果此电源所对应的信号管脚与外设无连接，且不使用任何管脚功能，那该电管管脚对应的电容可以空焊。

版权所有 © 上海云集互联有限公司

管脚名	电源	不使用的管脚处理处理方式	备注
DVDD3318_MIPITX	-	与单板1.8V/3.3V直接连接	MIPITX复用做普通IO时的电源
AVSS_MIPITX	-	下拉到地	
DSI_D3N	AVDD18_MIPITX	悬空(对管脚状态没有特殊要求)	-
DSI_D3P			-
DSI_D1N			-
DSI_D1P			-
DSI_CKN			-
DSI_CKP			-
DSI_DON			-
DSI_DOP			-
DSI_D2N			-
DSI_D2P			-
DVDD3318_SENSOR	-	与单板1.8V/3.3V电源直接连接	-
USB0_VRCUR	DVDD3318_SENSOR	悬空(对管脚状态没有特殊要求)	-
SVB_PWM0			-
SVB_PWM2			-
PWM_OUT0_0_P			-
PWM_OUT1_0_P			-
GPIO0_0		上拉到DVDD3318_SENSOR	-
SENSOR1_HS		悬空(对管脚状态没有特殊要求)	-
SENSOR1_VS			-
SENSOR1_RSTN			-
SENSOR1_CLK			-
SPI1_CSN			-
SPI1_SDI			-
SPI1_SDO			-
SPI1_SCLK			-
SENSORO_CLK			-
SENSORO_RSTN			-
SENSORO_HS			-
SENSOR0_VS			-
SPIO_SCLK			-

版权所有 © 上海云集互联有限公司

管脚名	电源	不使用的管脚处理处理方式	备注
SPIO_SDO			-
SPIO_SDI			-
SPIO_CSN1			-
SPIO_CSNO			-
AVDD18_MIPIRX	-	与单板1.8V直接连接	如果此电源所对应的信号管脚与外设无连接，且不使用任何管脚功能，那该电管管脚对应的电容可以空焊。
AVSS_MIPIRX	-	下拉到地	
MIPI_RX1_DON	AVDD18_MIPIRX	悬空(对管脚状态没有特殊要求)	-
MIPI_RX1_DOP			-
MIPI_RX1_D2N			-
MIPI_RX1_D2P			-
MIPI_RX1_CKON			-
MIPI_RX1_CKOP			-
MIPI_RX1_CK1N			-
MIPI_RX1_CK1P			-
MIPI_RX1_D1N			-
MIPI_RX1_D1P			-
MIPI_RX1_D3N			-
MIPI_RX1_D3P			-
MIPI_RXO_DON			-
MIPI_RXO_DOP			-
MIPI_RXO_D2N			-
MIPI_RXO_D2P			-
MIPI_RXO_CKON			-
MIPI_RXO_CKOP			-
MIPI_RXO_CK1N			-
MIPI_RXO_CK1P			-
MIPI_RXO_D1N			-
MIPI_RXO_D1P			-
MIPI_RX0_D3N			-
MIPI_RXO_D3P			-
AVDD33_USB	-	与单板3.3V直接连接	如果此电源所对

版权所有 © 上海云集互联有限公司

管脚名	电源	不使用的管脚处理处理方式	备注
			应的信号管脚与外设无连接，且不使用任何管脚功能，那该电管管脚对应的电容、磁珠可以空焊。
AVDD09_USB3	-	与单板DVDD直接连接	如果此电源所对应的信号管脚与外设无连接，且不使用任何管脚功能，那该电管管脚对应的电容、磁珠可以空焊。
AVSS_USB3	-	下拉到地	-
USB2_DP	AVDD33_USB AVDD09_USB3	悬空(对管脚状态没有特殊要求)	-
USB2_DM			-
USB3_RXN			-
USB3_RXP			-
USB3_TXN			-
USB3_TXP			-
DVDD33	-	与单板3.3V直接连接	-
JTAGT_RSTN	DVDD33	悬空(对管脚状态没有特殊要求)	-
JTAG_TCK			-
JTAG_TMS			-
JTAG_TDO			-
JTAG_TDI			-
LSADC_CH0			-
LSADC_CH1			-
LSADC_CH2			-
LSADC_CH3			-
RGMII_RXD3			-
RGMII_RXD2			-
RGMII_RXD1			-
RGMII_RXD0			-
RGMII_RXDV			-
RGMII_RXCK			-
RGMII_TXD3			-
RGMII_TXD2			-

版权所有 © 上海云集互联有限公司

管脚名	电源	不使用的管脚处理处理方式	备注
RGMII_TXD1			-
RGMII_TXD0			-
RGMII_TXEN			-
RGMII_TXCK_OUT			-
EPHY_CLK			-
EPHY_RSTN			-
MDCK			-
MDIO			-
I2C0_SDA			-
I2C0_SCL			-
SYS_RSTNOUT			-
RSTN			-
SVB_PWM1			-
UART1_CTSN			-
UART1_RTSN			-
UART1_RXD			-
UART1_TXD			-
UART2_CTSN			-
UART2_RTSN			-
UART2_RXD			-
UART2_TXD			-
UARTO_RXD			-
UARTO_TXD			-
SDIO0_CARD_DETECT			-
SDIO0_CARD_POWER EN_N			-
USB_PWREN			-
USB_VBUS	-	悬空（IO配成输出模式，输出低）	-
DVDD3318_GPIO9	-	与单板1.8V/3.3V电源直接直接连接	-
PWR_RSTN	DVDD3318_PMC	接RC复位	-
PWR_SEQ0		悬空(对管脚状态没有特殊要求)	-
PWR_SEQ1			-
PWR_BUTTON			-

版权所有 © 上海云集互联有限公司

管脚名	电源	不使用的管脚处理处理方式	备注
PWR_STARTUP			-
PWR_WAKEUP0			-
PWR_WAKEUP1			-
PWR_EN			-
AVDD33_AC	-	与单板3.3V直接相连	
AVSS_AC	-	接地	
AC_IN0L_N	AVDD33_AC	悬空（对管脚状态无特殊要求）	-
AC_IN0L_P			-
AC_IN1R_N			-
AC_IN1R_P			-
AC_MICBIAS			-
AC_OUTL			-
AC_OUTR			-
AC_VREF			-

1.4.3 5V tolerance管脚

表 1-25 5Vtolerance管脚

管脚名	描述
USBV_BUS	5V tolerance
SYS_RSTNOUT	

1.4.4 需要限制使用场景的GPIO

如表 1-26 所示，管脚复用了MIPI_RX、VI和GPIO功能，如果需要使用这部分GPIO，这些GPIO作为输出时，在使用上还需要有以下约束条件：

- 速率不能超过10MHz，走线长度不超过10inch，最大负载为15pF。
- 这些GPIO驱动能力弱，不能用作电流源(如用于驱动LED)。
- 如果需要在这些GPIO接上拉或下拉电阻，则必须确保阻值不小于4.7KΩ。

表 1-26 MIPI_RX复用做GPIO管脚

管脚号	管脚名
AB12	MIPI_RXO_CK0N
AC12	MIPI_RXO_CK0P

版权所有 © 上海云集互联有限公司

AA13	MIPI_RXO_CK1N
Y13	MIPI_RXO_CK1P
Y11	MIPI_RXO_D0N
AA11	MIPI_RXO_D0P
AB14	MIPI_RXO_D1N
AC14	MIPI_RXO_D1P
AB11	MIPI_RXO_D2N
AC11	MIPI_RXO_D2P
AB13	MIPI_RXO_D3N
AC13	MIPI_RXO_D3P
AC8	MIPI_RX1_CK0N/GPIO14_1
AB8	MIPI_RX1_CK0P/GPIO14_2
AA9	MIPI_RX1_CK1N/GPIO14_3
Y9	MIPI_RX1_CK1P/GPIO14_4
AA7	MIPI_RX1_D0N/GPIO13_5
Y7	MIPI_RX1_D0P/GPIO13_6
AC10	MIPI_RX1_D1N/GPIO14_5
AB10	MIPI_RX1_D1P/GPIO14_6
AC7	MIPI_RX1_D2N/GPIO13_7
AB7	MIPI_RX1_D2P/GPIO14_0
AC9	MIPI_RX1_D3N/GPIO14_7
AB9	MIPI_RX1_D3P/GPIO1_7

1.4.5 在DVDD33/DVDD18上电过程中出现毛刺的IO说明

在DVDD33或DVDD18(对应实际设计中客户给对应GPIO供电的电源)上电过程中GPIO口概率性出现毛刺，幅度为100mV~900mV。IO毛刺出现在DVDD33或DVDD18上升到400mV~950mV的阶段，毛刺宽度为30us~300us。

请客户评估其产品场景使用场景，如场景应用上选用GPIO口做开关控制或者使能控制等，请注意IO口毛刺是否会影响对接电路功能。对于低速电平开关信号，在不影响电路功能和性能的情况下，建议GPIO上增加合适的对地电容(容47nF~220nF滤除可能出现的毛刺)或者IO电源稳定后再给对接的外设供电。

版权所有 © 上海云集互联有限公司

2 PCB设计

2.1 电源与滤波电容设计


主芯片下方的电源包括内核电源、PLL电源、IP电源等的滤波电容材质推荐选择X6S及以上规格。

2.1.1 内核电源设计

滤波电容类型、数量和布局要求复制SD3589CV100DMEB的设计，具体请参照SD3589CV100DMEB原理图设计。

- 为了保证GND层的回流通道和POWER层的过流能力，需要特别注意外圈管脚的扇出方式和打过孔的位置，保证GND层和POWER层不会被过孔打碎。
- SD3589C(D)V100的各路电源必须使用完整的电源平面供电，各电源有一个完整地参考层。
- 务必保证DVDD电源SOC下的铜皮宽度达2.1A及以上的通流能力，建议采用远端反馈。
- DVDD_NPU电源SOC下的铜皮宽度达2A及以上的通流能力，SOC外铜皮宽度为SOC下铜皮宽度1.5倍以上。走线长度1.5inch以内。建议采用远端反馈。
- DVDD_CPU电源SOC下的铜皮宽度达1A及以上的通流能力。
- 为了保证GND层的回流通道和POWER层的过流能力，需要特别注意外圈管脚的扇出方式和打过孔的位置，保证GND层和POWER层不会被过孔打碎。如图 2-1 所示。

图 2-1 未被过孔打断的完整电源走线



须知


电源平面与地平面紧耦合，即两个层相邻，电源层参考地层。

版权所有 © 上海云集互联有限公司

2.1.1.1 DVDD电源

电容类型、数量和布局要求复制SD3589CV100DMEB的设计，电容类型和数量如图 2-2 所示。


图 2-2 DVDD 电容类型和数量



2.1.1.2 DVDD_NPU电源

电容类型、数量和布局要求复制SD3589CV100DMEB的设计，电容类型和数量如图 2-3 所示。

图 2-3 DVDD_NPU 电容类型和数量




版权所有 © 上海云集互联有限公司

2.1.1.3 DVDD_CPU电源

电容类型、数量和布局要求复制SD3589CV100DMEB的设计，电容类型和数量如图 2-4 所示。

图 2-4 DVDD_CPU电容类型和数量




2.1.2 DDRIO电源设计

须知

DDRIO电源平面与地平面建议采用紧耦合设计，即两个层相邻，电源层参考地层。

电容类型、数量和布局要求复制SD3589CV100DMEB的设计，电容类型和数量如图 2-5 所示。

图 2-5 VDDIO_DDR电容类型和数量




版权所有 © 上海云集互联有限公司

2.1.3 PLL电源设计

- AVDD09_PLL滤波电容的GND管脚采用独立过孔与内层GND相连，在TOP层与bottom层不与GND网络连接。如图 2-6 所示

图 2-6 AVDD09_PLL PCB示意图



- AVDD33_PLL电源滤波电容的GND管脚采用独立过孔与内层GND平面相连，在TOP层与Bottom层不与同层的GND网络连接。如图 2-7 所示。


图 2-7 AVDD33_PLL PCB示意图



- AVDD33_DDR_PLL 供电滤波电路 PCB 设计，如图 2-8 所示

版权所有 © 上海云集互联有限公司

图 2-8 AVDD33_DDR_PLL PCB示意图



2.2 晶体电路设计

晶体的Xin、Xout信号走线全程做包地处理，并保证这些信号有完整的参考平面。晶体电路下方不能有高速信号穿过。

2.3 DDR电路设计

请完全拷贝SD3589CV100DMEB单板设计，叠层及走线要求完全保持一致。

2.4 FLASH电路设计

2.4.1 SPIFLASH

SPI FLASH信号设计要求如下。

- 避免信号走线穿越电源分割区域，并保持信号参考平面完整；
- 相邻信号走线间距保持“3H”原则；
- SFC_CSNO/NO、SFC_MOSI_IO0、SFC_MISO_IO1、SFC_WP_IO2、SFC_HOLD_IO3的线长以SFC_CLK的线长为基准，误差控制在±500mil以内。
- CLK信号等其他仅输出方向的信号串阻靠近SOC测放置(推荐距离SOC300mil以内)
- H为信号与最近的参考层之间间距，后续提到3H原则同此说明。

2.4.2 eMMC

eMMC信号设计要求如下：

避免信号走线穿越电源分割区域，并保持信号参考平面完整；相邻信号走线间距保持“3H”原则；

版权所有 © 上海云集互联有限公司

- EMMC_DATA[0:7]、EMMC_CMD、EMMC_DS的线长以EMMC_CLK的线长为基准，误差控制在±300mil以内。

2.5 MAC信号PCB设计

MAC信号设计要求如下：

- 避免信号走线穿越电源分割区域，并保持信号参考平面完整；
- 相邻信号走线间距保持“3H”原则；
- RGMII_TXD[0:3]、RGMII_TXEN的线长以RGMII_TXCK_OUT的线长为基准，误差控制在±500mil以内，走线长度5inch以内；
- RGMIIR_XD[0:3]、RGMII_RXDV的线长以RGMII_RXCLK的线长为基准，误差控制在±500mil以内，走线长度5inch以内；
- MDI0+、MDIO-、MDI1+、MDI1-、MDI2+、MDI2-、MDI3+、MDI3-差分线对长度控制在±5mil，差分阻抗控制在100Ω+1-10%;
- 在RJ45座子和变压器初级下，PCB每一层均禁铺。Bob Smith电路浪涌防护管靠近电阻和高压电容放置；
- 变压器中心抽头走线尽可能的粗且短，降低阻抗。

2.6 Video Input信号PCB设计


2.6.1 MIPI_RX

MIPI_RX信号设计要求如下：

- 差分信号走线时以GND为参考平面，并保持参考平面完整；差分信号走线换层时需要邻近设计地过孔(即伴随地过孔);差分信号走线时最多打两次孔。
- 建议PCB走线长度不大于3inch(评估场景为外接长度为7inch，有完整参考地的FPC线);每对差分信号的P/N走线长度偏差控制在±5mil以内；MIPI数据信号以其对应的时钟信号为基准，长度偏差控制在±300mil以内。(等长设计需要考虑芯片内部的pin delay，pin delay+PCB走线长度一起联合控制等长。Pin delay信息请联系云集互联业务人员获取。
- MIPI差分信号的阻抗控制在100Ω±10%;
- 避免邻近其他信号，并保证与其他信号的间距大于20mil;
- MIPI差分信号通过连接器与其他外设相连时候，要注意差分信号在连接器的定义排布。在连接器定义上，相邻差分信号对之间(例如：MIPI_RXO_CKOP/N与MIPI_RXO_DOP/N之间)必须使用GND管脚进行隔离。如图 2-9 所示。

 版权所有 © 上海云集互联有限公司

图 2-9 MIPI/LVDS差分信号隔离



2.6.2 Parallel CMOS

Parallel CMOS信号设计要求如下：

- 避免信号走线穿越电源分割区域，并保持信号参考平面完整。
- 相邻信号走线间距保持“3H”原则。
- VI_DATA[0:15]、VI_HS和VI_VS的线长以VI_CLK的线长为基准，偏差控制在±500mil。
- 上述等长约束为封装加PCB联合控制等长。

2.7 Video Output信号PCB设计

Video Output信号设计要求如下：

- 保证信号有完整的参考平面；
- 相邻信号走线间距保持“3H”原则；
- VO_BT1120_DATA[0:15]的线长以VO_BT1120_CLK的线长为基准，偏差控制在±500mil;
- 走线长度8inch以内。
- 上述等长约束为封装加PCB联合控制等长。

2.8 SDIO信号PCB设计

SDIO信号设计要求如下：

- SDIO数据信号必须以GND为参考平面，并保持信号参考平面完整。相邻信号走线间距保证“3H”原则。

版权所有 © 上海云集互联有限公司

- SDIO0/1_CDATA[0:3]、SDIO0/1_CCMD的线长以SDIO0/1_CCLK_OUT的线长为基准，偏差控制在±500mil以内。

上述等长约束为封装加PCB联合控制等长。

2.9 USB2.0与USB3.0信号设计

USB2.0信号设计要求如下：

- 差分信号必须以GND为参考平面，并保持信号参考平面完整。
- 差分信号的过孔数量不超过2个，走线换层时需要邻近设计地过孔(即伴随地过孔);
- SD3589C(D)V100的USB2.0接口外接插座时，建议差分信号走线长度不大于5inch，外挂线缆长度不大于1.5米；当USB2.0信号用做板级级联时，建议差分信号走线长度不大于10inch。
- 差分信号P/N的走线长度偏差控制在±5mil以内。(等长设计需要考虑芯片内部的pin delay，pin delay+PCB走线长度一起联合控制等长。Pin delay信息请联系云集互联业务人员获取。)
- USB差分信号的阻抗控制在90Ω±10%。
- 保证与其他信号的间距大于20mil。
- 为了更好的EMI屏蔽效果，USB2.0的走线建议走内层。

USB3.0信号设计要求如下：

- 差分信号必须以GND为参考平面，并保持信号参考平面完整。
- SD3589C(D)V100的USB3.0接口外接插座时，差分信号线走线长度不大于5inch，过孔数量不超过1个，外挂线缆长度控制在1米以内；当USB3.0信号做板级级联时，差分信号线走线长度不大于10inch，过孔数量不超过2个。USB3.0信号过孔附近需要放置一个GND过孔，以获取更好的信号质量。
- 差分信号P/N的走线长度偏差控制在±5mil以内。(等长设计需要考虑芯片内部的pin delay，pin delay+PCB走线长度一起联合控制等长。Pin delay信息请联系云集互联业务人员获取。)
- 差分阻抗控制在90Ω±10%。
- 差分信号与对接器件之间需要添加AC耦合电容，为保证阻抗连续性，AC耦合电容的第二层VSS需要做挖空处理，在SOC测，ball下方第二层VSS做挖空处理，接插件处及信号换层处的信号过孔，除距离最近的参考层外，信号过孔与VSS平面的air gap应大于30mil。详细参考SD3589CV100DMEB。
- 避免邻近其他信号，并保证与其他信号的间距大于20mil。

 版权所有 © 上海云集互联有限公司

2.10 MIPITX信号设计

MIPI_TX信号设计要求如下：

差分信号必须以GND为参考平面，并保持信号参考平面完整。

- MIPI_TX差分对的PCB走线控制差分阻抗100Ω±10%。
- 如果使用FPC连接，建议PCB+FPC的总长不超过9inch。
- P/N信号之间的长度偏差控制在±5mil以内；数据信号以其对应的时钟信号为基准，长度偏差控制在±100mil以内。(等长设计需要考虑芯片内部的pin delay，pin delay+PCB走线长度一起联合控制等长。Pin delay**信息请联系云集互联业务人员获取。**)
- 避免邻近其他信号，并保证与其他信号的间距大于20mil。


2.11 模拟音频电路设计

模拟音频电路走线设计要求如下：

- AC_VREF管脚上对接的电容需要靠近主芯片放置。
- 模拟音频输入输出信号、AC_MICBIAS信号以GND为参考平面，并保证参考平面完整。
- 信号采用差分走线的方式，并在音频输入信号两侧全程包地，且GND过孔均匀放置。
- AC_MICBIAS信号要求全程包地处理，并且相邻信号之间的GND过孔均匀放置，如图2-10所示。
- 音频的输出信号要求全程包地处理，并且相邻信号之间的GND过孔均匀放置。
- AVDD33_AC电源上滤波电容的对地管脚需要 单独打过孔与GND平面相连，在top和bottom层不与GND网络相连。如图2-11所示。
- AC_MICBIAS，AC_VREF，上滤波电容的对地管脚以及AVSS_AC在芯片下及边沿所有层与数字地VSS隔离，远离较大电源噪声位置连接，如图 2-10所示。


 版权所有 © 上海云集互联有限公司

图 2-10 模拟音频信号包地示意图



AC_MICBIAS电容独立地孔与内层地连接如图 2-11、图 2-12、图 2-13、图 2-14、图 2-15、图 2-16所示。

图 2-11 音频地处理示意图1



版权所有 © 上海云集互联有限公司

图 2- 12 音频地处理示意图2





图 2- 13 音频地处理示意图3



版权所有 © 上海云集互联有限公司

图 2- 14 音频地处理示意图4




图 2- 15 音频地处理示意图5





图 2- 16 音频地处理示意图



版权所有 © 上海云集互联有限公司

3 整机ESD设计

3.1 背景

由于芯片性能提高，时钟频率越来越高，整机对外界干扰更敏感，客户在整机设计时需要非常重视整机的ESD设计。本文针对整机ESD设计风险，提供一些设计建议和风险规避措施。客户需要根据自己企业的ESD测试标准，对单板硬件设计和整机设计做评估。

3.2 措施

- 关于系统24MHz时钟设计，要求客户选用4pin贴片晶振，其中2个GND管脚与单板地充分连接，增强系统时钟抗干扰能力。其他的走线远离晶振区域，不要在晶振底下有走线通过。
- 建议PCB器件布局设计时，小系统部分离金属接口部分越远，整机ESD性能越好。
- 单板对外的接插件(例如音视频输入输出接口、USB、网口和报警等端口)，需要增加ESD保护器件，加强接口的抗干扰能力。
- 整机设计为浮地设备时，单板金属化接口部分严禁采用单点接地设计。
- 单板定位孔采用金属化过孔，并与单板GND连接，确保单板GND通过螺丝孔与金属外壳充分连接。
- 整机为接地设备时，要求金属外壳充分连接大地，大地连接的位置要远离小系统电路，建议靠近整机电源连接器放置。
- 接口连接器外壳推荐采用金属外壳，且与整机金属外壳充分连接(例如带定位螺丝USB口，带弹片的RJ45口等)，必要时甚至采用导电柱或者导电泡棉来实现连接器与外壳的充分连接。

以上措施请根据自身企业标准和工程经验综合评估。

 版权所有 © 上海云集互联有限公司

4 芯片散热设计

4.1 最大功耗

TBD

版权所有 © 上海云集互联有限公司